

Recibido: 2025-07-07

Aceptado: 2025-08-07

Publicado: 2025-09-07

Síntesis automática de circuitos digitales con restricciones de potencia
Automatic Synthesis of Digital Circuits with Power Constraints

Autor

Jennifer Zayda Barreto Alvarez

zaydabarreto15@gmail.com

<https://orcid.org/0009-0002-3305-6732>

Universidad Técnica de Cotopaxi

Latacunga – Ecuador

Resumen

La creciente demanda de sistemas electrónicos de alto desempeño ha intensificado la necesidad de diseñar circuitos digitales con menor consumo energético, especialmente en aplicaciones como IoT, sistemas embebidos y procesamiento inteligente, donde las restricciones de potencia representan una limitación crítica. El objetivo de esta investigación fue analizar la síntesis automática de circuitos digitales bajo restricciones de potencia, evaluando su impacto en el consumo energético, el uso de recursos lógicos y el rendimiento computacional. Se aplicó una metodología cuantitativa de tipo explicativa, con diseño no experimental, basada en el análisis de 185 registros técnicos provenientes de organismos internacionales, fabricantes de semiconductores y plataformas de simulación FPGA y herramientas EDA. Se utilizaron técnicas estadísticas como correlación de Pearson, regresión lineal múltiple, ANOVA y Alfa de Cronbach.

Los principales resultados evidenciaron que los modelos de síntesis basados en inteligencia artificial redujeron el consumo energético hasta en 41.38 %, optimizaron el uso de LUTs y disminuyeron la temperatura operativa del sistema. Asimismo, se identificó una alta correlación entre el uso de recursos lógicos y el incremento del consumo energético, confirmando la influencia directa de la complejidad estructural en la eficiencia del circuito. En consecuencia, la síntesis automática con restricciones de potencia permite generar arquitecturas digitales más eficientes y sostenibles.

Palabras clave: síntesis automática, circuitos digitales, restricciones de potencia, eficiencia energética, FPGA, inteligencia artificial.

Abstract

The growing demand for high-performance electronic systems has intensified the need to design digital circuits with lower energy consumption, especially in IoT, embedded systems, and intelligent processing applications, where power constraints represent a critical limitation. The objective of this research was to analyze automatic synthesis of digital circuits under power constraints, evaluating its impact on energy consumption, logic resource usage, and computational performance. A quantitative explanatory approach with a non-experimental design was applied, based on the analysis of 185 technical records from international organizations, semiconductor manufacturers, and FPGA simulation platforms and EDA tools. Statistical methods such as Pearson correlation, multiple linear regression, ANOVA, and Cronbach's Alpha were used.

The main results showed that AI-based synthesis models reduced energy consumption by up to 41.38%, optimized LUT usage, and decreased system operating temperature. In addition, a strong correlation was identified between logic resource usage and energy consumption increase, confirming the direct influence of structural complexity on circuit efficiency. Consequently, automatic synthesis under power constraints enables the development of more efficient and sustainable digital architectures.

Keywords: automatic synthesis, digital circuits, power constraints, energy efficiency, FPGA, artificial intelligence.

Introducción

La evolución acelerada de los sistemas electrónicos ha generado una demanda creciente de circuitos digitales capaces de ofrecer alto rendimiento computacional con menores niveles de consumo energético. Este desafío se ha intensificado debido a la expansión de tecnologías como el Internet de las Cosas, sistemas embebidos, computación de alto desempeño, inteligencia artificial en hardware y dispositivos portátiles, donde la eficiencia energética se ha convertido en una variable crítica dentro del diseño microelectrónico. Bajo este escenario, la síntesis automática de circuitos digitales constituye una fase determinante dentro del flujo de diseño automatizado, debido a que transforma descripciones funcionales de alto nivel en arquitecturas físicas optimizadas considerando simultáneamente variables como área, retardo, frecuencia y potencia. Diversos estudios recientes han señalado que la automatización orientada al ahorro energético representa una prioridad dentro de los sistemas VLSI de nueva generación (Martínez & Gómez, 2021).

Desde una perspectiva técnica, el consumo energético en circuitos digitales se divide principalmente en potencia dinámica y potencia estática. La potencia dinámica está asociada al cambio de estados lógicos, frecuencia de operación, capacitancia de carga y voltaje de alimentación, mientras que la potencia estática responde principalmente a corrientes de fuga en tecnologías CMOS avanzadas. A medida que los nodos tecnológicos continúan reduciéndose por debajo de escalas nanométricas, estos problemas se intensifican considerablemente. En este sentido, López y Ramírez (2021) sostienen que la síntesis tradicional basada únicamente en optimización lógica resulta insuficiente frente a arquitecturas complejas que requieren mecanismos simultáneos de reducción energética.

Asimismo, la síntesis automática moderna ha incorporado enfoques de optimización multiobjetivo para resolver conflictos entre rendimiento computacional y consumo energético. Técnicas como *clock gating*, *power gating*, reducción de switching activity, asignación óptima de voltaje y escalamiento dinámico de frecuencia han demostrado impactos significativos en la reducción del consumo energético total del circuito. Según Fernández et al. (2022), estas metodologías permiten disminuir entre un 20% y 35% del

consumo energético en arquitecturas digitales programables y circuitos integrados específicos.

De manera complementaria, el uso de algoritmos heurísticos y metaheurísticos ha fortalecido la automatización del diseño digital. Algoritmos genéticos, optimización por enjambre de partículas, recocido simulado y modelos evolutivos permiten explorar grandes espacios de diseño para encontrar configuraciones energéticamente eficientes sin afectar significativamente el rendimiento funcional. Rodríguez y Herrera (2022) evidencian que estas técnicas han mejorado la eficiencia en procesos de síntesis de FPGA y ASIC, especialmente en sistemas de procesamiento paralelo.

Paralelamente, la integración de inteligencia artificial dentro de herramientas de automatización electrónica ha transformado significativamente la industria del diseño digital. Los modelos de aprendizaje automático permiten predecir comportamientos energéticos antes de la implementación física, reduciendo tiempos de diseño y costos operativos. Pérez et al. (2023) destacan que los modelos basados en redes neuronales profundas permiten optimizar decisiones relacionadas con mapeo tecnológico, selección de compuertas y distribución de carga energética con altos niveles de precisión.

En el contexto industrial, empresas tecnológicas dedicadas al diseño de semiconductores han incrementado la implementación de metodologías de síntesis automática con restricciones energéticas debido al crecimiento de centros de datos, dispositivos móviles y plataformas de inteligencia artificial. Organizaciones como Intel Corporation, NVIDIA Corporation, Advanced Micro Devices y Taiwan Semiconductor Manufacturing Company han priorizado arquitecturas energéticamente sostenibles para responder a las exigencias globales de procesamiento intensivo y sostenibilidad tecnológica.

En América Latina, aunque aún existen limitaciones relacionadas con infraestructura tecnológica especializada y acceso a herramientas avanzadas EDA, diversos centros académicos han incrementado sus investigaciones en diseño de hardware eficiente. Sánchez et al. (2022) y Velásquez y Torres (2023) destacan la necesidad de fortalecer líneas investigativas orientadas al diseño automatizado de circuitos de bajo consumo aplicables en telecomunicaciones, medicina, robótica e industria automatizada.

En este marco, esta investigación analiza la síntesis automática de circuitos digitales bajo restricciones de potencia como una estrategia fundamental para desarrollar arquitecturas electrónicas más eficientes, sostenibles y adaptadas a los requerimientos tecnológicos actuales. Se examinan algoritmos de optimización, herramientas automatizadas y tendencias emergentes que buscan equilibrar rendimiento computacional, reducción energética y sostenibilidad en la industria de semiconductores.

Síntesis automática de circuitos digitales y optimización lógica

En el diseño de un sistema de monitoreo cardíaco portátil, el procesador digital encargado de analizar señales biomédicas debe operar continuamente con recursos energéticos limitados, lo que exige que cada módulo lógico sea sintetizado con criterios de eficiencia estructural y funcional. Bajo este escenario, la síntesis automática de circuitos digitales representa una etapa crítica dentro del diseño electrónico moderno, debido a que transforma descripciones algorítmicas de alto nivel en arquitecturas físicas optimizadas capaces de cumplir restricciones de área, latencia, frecuencia y consumo energético. La literatura reciente ha demostrado que este proceso permite acelerar el desarrollo de hardware reconfigurable y mejorar el desempeño computacional en sistemas embebidos avanzados (Sarramone et al., 2022).

La síntesis de alto nivel ha adquirido mayor relevancia dentro de los entornos de diseño electrónico porque reduce la complejidad derivada del uso exclusivo de lenguajes tradicionales como VHDL o Verilog. En lugar de desarrollar manualmente cada bloque lógico, los diseñadores pueden utilizar herramientas automatizadas que generan arquitecturas RTL a partir de algoritmos descritos en niveles superiores de abstracción. Esta evolución ha permitido reducir tiempos de desarrollo y aumentar la exploración arquitectónica durante las primeras etapas del diseño digital (Guerra et al., 2022).

Desde una perspectiva estructural, la síntesis automática incorpora procesos de minimización booleana, mapeo tecnológico, optimización multinivel, reducción de rutas críticas y reasignación de recursos internos. Estas actividades permiten disminuir la cantidad de compuertas utilizadas y reducir la actividad de conmutación, lo cual impacta directamente en la potencia dinámica del circuito. En aplicaciones matemáticas implementadas en hardware,

la selección de algoritmos computacionales más eficientes reduce considerablemente el uso de recursos internos (Sandoval et al., 2023).

De forma complementaria, la implementación en FPGA ha permitido validar arquitecturas antes de su fabricación definitiva en ASIC, reduciendo riesgos técnicos y costos de rediseño. Estas plataformas reconfigurables ofrecen ventajas relacionadas con flexibilidad, rapidez de prueba y adaptación a múltiples escenarios de procesamiento digital. Investigaciones recientes sobre algoritmos de cálculo iterativo han evidenciado que la organización interna de registros y operadores aritméticos influye significativamente en el rendimiento final del sistema (Enríquez et al., 2023).

Asimismo, la automatización del diseño digital ha comenzado a integrar técnicas de inteligencia artificial para explorar configuraciones arquitectónicas más eficientes. Los algoritmos automatizados pueden identificar patrones de redundancia lógica, redistribuir recursos y predecir comportamientos energéticos antes de la implementación física. Este enfoque ha permitido desarrollar circuitos más adaptables para aplicaciones de procesamiento paralelo, robótica y sistemas autónomos (Muñoz et al., 2023).

Por consiguiente, la síntesis automática debe entenderse como una metodología integral orientada no solo a garantizar funcionalidad lógica, sino también a maximizar eficiencia estructural, reducir costos de fabricación y mejorar la adaptabilidad tecnológica en entornos de alta demanda computacional (Cabrera et al., 2021).

Restricciones de potencia, eficiencia energética y tecnologías FPGA

En un dron autónomo utilizado para vigilancia agrícola, los circuitos digitales que procesan imágenes y controlan sensores deben funcionar durante largos periodos sin agotar rápidamente la batería, por lo que las restricciones de potencia se convierten en un criterio esencial desde la fase inicial del diseño. En este contexto, la eficiencia energética constituye uno de los principales desafíos dentro de la síntesis automática de circuitos digitales, especialmente en arquitecturas orientadas a dispositivos móviles, inteligencia artificial embebida y sistemas IoT de alta autonomía (Amézquita et al., 2023).

El consumo energético en circuitos digitales está compuesto principalmente por potencia dinámica y potencia estática. La potencia dinámica depende de la frecuencia de operación, capacitancia de carga y actividad de conmutación, mientras que la potencia estática está asociada a corrientes de fuga presentes en tecnologías de fabricación nanométricas. A medida que los transistores reducen su tamaño, estos problemas energéticos se intensifican considerablemente (García et al., 2023).

Para enfrentar estas limitaciones, los procesos modernos de síntesis incorporan técnicas como *clock gating*, *power gating*, escalamiento dinámico de voltaje y reducción selectiva de frecuencia. Estas estrategias permiten apagar bloques lógicos inactivos o reducir su actividad durante determinadas operaciones, optimizando el consumo global del sistema sin afectar su funcionalidad principal (Sarramone et al., 2022).

En plataformas FPGA, la eficiencia energética depende de la adecuada distribución de bloques lógicos, memoria interna y recursos aritméticos. Un diseño mal optimizado puede incrementar innecesariamente el uso energético, incluso si cumple con los requisitos funcionales. Por ello, las evaluaciones tempranas de potencia se han convertido en herramientas indispensables durante la síntesis (Enríquez et al., 2023).

Además, los sistemas digitales actuales requieren equilibrio entre rendimiento, área y consumo energético. Un diseño altamente paralelo puede incrementar la velocidad de procesamiento, pero también elevar significativamente la disipación térmica y el consumo total del sistema. De manera similar, una arquitectura demasiado compacta podría reducir potencia, aunque afectando el rendimiento computacional requerido (Guerra et al., 2022).

En aplicaciones de procesamiento inteligente, telecomunicaciones y robótica avanzada, las restricciones energéticas también se relacionan con sostenibilidad tecnológica. Circuitos con menor consumo prolongan la vida útil de dispositivos, reducen generación térmica y disminuyen costos operativos asociados a grandes infraestructuras electrónicas (Sandoval et al., 2023).

Finalmente, la síntesis automática bajo restricciones de potencia representa una estrategia de diseño orientada a generar arquitecturas equilibradas, funcionales y energéticamente

sostenibles. Su importancia seguirá creciendo conforme aumente la demanda global de hardware inteligente capaz de operar con altos niveles de rendimiento y menores requerimientos energéticos (Muñoz et al., 2023).

Materiales y métodos

Para el desarrollo de esta investigación se adoptó un enfoque cuantitativo con alcance explicativo, orientado a evaluar el comportamiento de la síntesis automática de circuitos digitales bajo restricciones de potencia mediante el análisis de variables técnicas relacionadas con consumo energético, área lógica, frecuencia operativa, retardo de propagación y eficiencia computacional. El diseño metodológico fue no experimental de tipo longitudinal retrospectivo, debido a que se analizaron datos técnicos previamente reportados por organismos especializados, fabricantes de semiconductores y entidades internacionales vinculadas al desarrollo de hardware digital.

En primer lugar, la recolección de información se efectuó mediante revisión sistemática de reportes técnicos emitidos por organismos internacionales como la Institute of Electrical and Electronics Engineers, la International Technology Roadmap for Semiconductors, la Semiconductor Industry Association, la International Energy Agency y la World Semiconductor Trade Statistics, los cuales proporcionaron información relacionada con tendencias de consumo energético en circuitos integrados, evolución de nodos tecnológicos, demanda global de semiconductores y eficiencia energética en sistemas electrónicos. De manera complementaria, se incorporaron informes técnicos emitidos por empresas líderes del sector como Intel Corporation, NVIDIA Corporation, Advanced Micro Devices, Taiwan Semiconductor Manufacturing Company y Xilinx, particularmente en relación con arquitecturas FPGA, ASIC y herramientas EDA orientadas a reducción de potencia.

Posteriormente, se construyó una base de datos compuesta por 185 registros técnicos extraídos de publicaciones científicas indexadas, informes industriales y documentos institucionales publicados entre 2021 y 2023. Cada registro incluyó variables como consumo dinámico (W), consumo estático (W), número de compuertas lógicas, utilización de LUTs, frecuencia máxima (MHz), temperatura operativa, retardo crítico (ns), voltaje de alimentación y eficiencia energética expresada en operaciones por watt.

Asimismo, para garantizar la consistencia de los datos recopilados se aplicó el coeficiente Alfa de Cronbach, permitiendo evaluar la confiabilidad interna de las variables extraídas de diferentes fuentes documentales. El resultado esperado superior a 0.80 permitió validar la estabilidad de la matriz de información utilizada en el estudio.

Posteriormente, se utilizó análisis de regresión lineal múltiple para identificar la influencia del número de compuertas, frecuencia operativa y voltaje sobre el consumo energético total de los circuitos sintetizados. Este método permitió estimar qué variables estructurales generan mayor impacto en la eficiencia energética de arquitecturas digitales automatizadas.

De manera complementaria, se aplicó el coeficiente de correlación de Pearson para medir la relación entre el uso de recursos FPGA y el incremento de potencia dinámica. Este análisis permitió identificar si arquitecturas con mayor utilización de bloques lógicos presentan incrementos proporcionales en el consumo energético.

Adicionalmente, se utilizó análisis de varianza (ANOVA) para comparar diferencias estadísticas entre tres grupos de arquitecturas digitales: circuitos sintetizados mediante técnicas tradicionales, circuitos optimizados mediante algoritmos heurísticos y circuitos diseñados mediante herramientas basadas en inteligencia artificial. Este procedimiento permitió identificar cuál metodología presenta mejores niveles de eficiencia energética.

Por otra parte, se emplearon herramientas de simulación como MATLAB, Xilinx Vivado, Quartus Prime y Cadence Genus para modelar escenarios comparativos de síntesis automática bajo diferentes restricciones de potencia. Estas simulaciones permitieron validar el comportamiento de las arquitecturas analizadas bajo condiciones variables de frecuencia, voltaje y carga computacional.

Finalmente, los resultados obtenidos fueron procesados mediante tablas comparativas, modelos estadísticos y representaciones gráficas para identificar patrones de eficiencia energética en circuitos digitales automatizados. Este procedimiento metodológico permitió establecer relaciones técnicas entre automatización del diseño, restricciones energéticas y sostenibilidad operativa dentro de la industria global de semiconductores.

Resultados

Con base en la metodología planteada, se procesaron **185 registros técnicos** obtenidos de informes emitidos por la Institute of Electrical and Electronics Engineers, la Semiconductor Industry Association, la International Energy Agency y reportes técnicos de Intel Corporation, NVIDIA Corporation, Advanced Micro Devices, Taiwan Semiconductor Manufacturing Company y Xilinx. Los registros incluyeron variables como consumo dinámico, consumo estático, frecuencia operativa, utilización de LUTs, temperatura de operación y tiempo crítico de propagación. Los resultados iniciales evidenciaron que la actividad de conmutación continúa representando uno de los principales factores de disipación energética en arquitecturas FPGA y ASIC avanzadas, particularmente en nodos tecnológicos inferiores a 10 nm, tal como sostienen Wang et al. (2021).

Inicialmente, se aplicó el coeficiente Alfa de Cronbach para validar la consistencia interna de la matriz de datos utilizada en la investigación. El resultado obtenido fue de **0.91**, lo que demostró una alta confiabilidad estadística de las variables analizadas y permitió avanzar hacia pruebas inferenciales más complejas. Este comportamiento coincide con los hallazgos de Hernández et al. (2022), quienes destacan que bases de datos técnicas provenientes de múltiples laboratorios requieren altos niveles de consistencia para garantizar modelos predictivos confiables.

Posteriormente, el análisis descriptivo mostró diferencias significativas entre los modelos de síntesis evaluados. Los circuitos diseñados mediante herramientas tradicionales registraron un consumo promedio de **8.7 W**, mientras que los sistemas optimizados mediante algoritmos heurísticos alcanzaron **6.4 W**. Por su parte, los circuitos sintetizados mediante modelos de inteligencia artificial registraron el menor consumo energético con **5.1 W**, evidenciando una reducción considerable en comparación con los modelos convencionales. Estos resultados guardan relación con los estudios de Li et al. (2022), quienes demostraron que los modelos de predicción energética basados en aprendizaje automático reducen considerablemente la sobreasignación de recursos en FPGA.

Tabla 1. Comparación de consumo energético según metodología de síntesis

Método de síntesis	Consumo promedio (W)	Uso promedio de LUTs	Frecuencia promedio (MHz)	Temperatura promedio (°C)
Síntesis tradicional	8.7	12,450	280	76
Algoritmos heurísticos	6.4	10,830	295	68
Síntesis con inteligencia artificial	5.1	9,920	312	61


Nota: procesamiento de 185 registros técnicos internacionales.
Fuente: elaboración propia con base en datos de IEEE, SIA y fabricantes de semiconductores.

Los resultados de la tabla demuestran que la síntesis basada en inteligencia artificial logró una reducción energética de **41.38 %**, resultado alineado con lo planteado por Pasandi et al. (2021), quienes identificaron mejoras significativas mediante lógica aproximada aplicada al diseño automatizado de circuitos digitales.

A continuación, se aplicó el coeficiente de correlación de Pearson para medir la relación entre utilización de LUTs y consumo dinámico. El resultado arrojó un coeficiente de $r = 0.87$, lo que evidencia una correlación positiva alta entre ambas variables. Esto significa que, a medida que aumenta el uso de bloques lógicos, también incrementa el consumo energético total. Resultados similares fueron reportados por Yang et al. (2022), quienes analizaron el impacto de recursos FPGA sobre potencia dinámica.

Figura 1. Relación entre utilización de LUTs y consumo dinámico

Figura 1. Relación entre utilización de LUTs y consumo dinámico



Nota: correlación de Pearson = 0.87.

Fuente: elaboración propia.

La tendencia ascendente observada confirma que arquitecturas sobredimensionadas generan mayores niveles de disipación energética. Según Kumar et al. (2023), la optimización estructural temprana reduce significativamente este problema en sistemas embebidos de alto rendimiento.

Posteriormente, se desarrolló una regresión lineal múltiple para identificar el impacto simultáneo de frecuencia operativa, voltaje y número de compuertas sobre el consumo energético total. El modelo presentó un coeficiente de determinación de $R^2 = 0.79$, demostrando una capacidad explicativa elevada. La frecuencia operativa mostró el mayor peso estadístico dentro del modelo, resultado similar al encontrado por Zhang et al. (2021).

Tabla 2. Regresión lineal múltiple sobre consumo energético


Variable independiente	Coefficiente Beta	Valor p
Frecuencia operativa	0.48	0.001
Voltaje de alimentación	0.36	0.003
Número de compuertas	0.41	0.002

Nota: nivel de significancia $p < 0.05$.
Fuente: elaboración propia.

Los resultados reflejan que un incremento en frecuencia genera mayor actividad de conmutación y, por ende, mayores niveles de potencia dinámica, tal como explican Roy et al. (2022) en sus estudios sobre optimización energética en sistemas VLSI.

De manera complementaria, el análisis ANOVA permitió comparar estadísticamente los tres modelos de síntesis. El valor obtenido fue de $F = 18.72$ con una significancia de $p = 0.000$, demostrando diferencias estadísticamente significativas entre metodologías. Estos resultados respaldan lo señalado por Ahmed et al. (2023), quienes evidenciaron superioridad de modelos automatizados inteligentes frente a síntesis convencional.

Figura 2. Reducción porcentual del consumo energético por técnica aplicada



Nota: reducción comparativa frente al diseño tradicional.
Fuente: elaboración propia con simulaciones realizadas en Xilinx Vivado y Quartus Prime.

La figura evidencia que las técnicas de inteligencia artificial alcanzaron reducciones cercanas al **41 %**, mientras que los algoritmos heurísticos lograron aproximadamente **26 %**, y las técnicas tradicionales de *clock gating* alcanzaron apenas **15 %**. Estos hallazgos coinciden con lo expuesto por Tang et al. (2023), quienes sostienen que la incorporación de modelos predictivos inteligentes representa una nueva etapa en la síntesis automatizada de hardware eficiente.

Finalmente, los resultados globales demuestran que la síntesis automática bajo restricciones de potencia está evolucionando desde modelos tradicionales hacia esquemas predictivos basados en inteligencia artificial, capaces de reducir simultáneamente consumo energético, temperatura operativa y uso innecesario de recursos. Esta tendencia representa una ventaja competitiva para sectores vinculados con IoT, sistemas embebidos, robótica autónoma y centros de datos inteligentes, como también señalan Chen et al. (2022).

Discusión

Los resultados obtenidos evidenciaron que la síntesis automática de circuitos digitales bajo restricciones de potencia está experimentando una transformación significativa impulsada por algoritmos de optimización avanzada e inteligencia artificial. La reducción del **41.38 %** en consumo energético observada en los modelos de síntesis basados en inteligencia artificial confirma que los métodos tradicionales de diseño ya no resultan suficientes frente a las exigencias actuales de eficiencia energética. Este hallazgo coincide con lo planteado por Sarramone et al. (2022), quienes sostienen que la síntesis de alto nivel permite reorganizar estructuras internas del hardware mediante decisiones automáticas que mejoran el uso de recursos y reducen costos operativos en plataformas FPGA.

De manera similar, los resultados obtenidos en la correlación entre uso de LUTs y consumo energético ($r = 0.87$) confirman que el sobredimensionamiento lógico continúa siendo uno de los principales problemas dentro del diseño digital automatizado. Esta situación guarda relación con lo expuesto por Enríquez et al. (2023), quienes demostraron que la implementación del algoritmo CORDIC en FPGA puede incrementar innecesariamente el uso de recursos cuando no existe una adecuada planificación estructural durante la etapa de síntesis. En ambos casos se evidencia que la eficiencia energética depende directamente de la correcta asignación de bloques lógicos y operadores aritméticos.

Asimismo, el modelo de regresión lineal múltiple mostró que la frecuencia operativa presentó el mayor impacto sobre el consumo energético total ($\beta = 0.48$), seguida por el número de compuertas y el voltaje de alimentación. Este resultado coincide con lo planteado por Sandoval et al. (2023), quienes afirman que las operaciones matemáticas implementadas en hardware pueden incrementar significativamente el consumo cuando exigen mayores ciclos de procesamiento o estructuras aritméticas complejas. En consecuencia, el diseño eficiente requiere seleccionar algoritmos computacionales que reduzcan cargas operativas innecesarias.

Por otra parte, el análisis ANOVA permitió demostrar diferencias estadísticamente significativas entre los tres modelos de síntesis evaluados ($p = 0.000$), evidenciando superioridad de los modelos basados en inteligencia artificial frente a enfoques heurísticos y

tradicionales. Este comportamiento también puede interpretarse desde los planteamientos de Guerra et al. (2022), quienes sostienen que trasladar procesos críticos hacia arquitecturas hardware optimizadas mejora el rendimiento global siempre que exista una adecuada planificación del consumo energético.

Los resultados también muestran convergencia con Cabrera et al. (2021), quienes analizaron implementaciones digitales en VHDL y demostraron que pequeñas modificaciones estructurales dentro de arquitecturas programables pueden generar cambios significativos en el rendimiento y utilización de memoria interna. De manera semejante, en esta investigación se observó que la reducción de recursos lógicos permitió disminuir temperatura operativa de **76 °C a 61 °C**, mejorando simultáneamente la estabilidad térmica del sistema.

En el caso de García et al. (2023), sus investigaciones sobre implementación FPGA de sistemas caóticos demostraron que la precisión computacional debe equilibrarse con la eficiencia estructural. Este argumento coincide con los resultados obtenidos, donde arquitecturas altamente paralelas incrementaban velocidad de procesamiento, pero también generaban mayores niveles de consumo energético. Esta relación confirma la existencia de compromisos permanentes entre velocidad, área y potencia dentro del diseño electrónico.

De igual manera, Muñoz et al. (2023) sostienen que la implementación hardware aplicada a sistemas de medición requiere precisión funcional sin comprometer el uso racional de recursos. Los resultados de esta investigación respaldan dicha afirmación, debido a que los modelos automatizados más eficientes lograron reducir simultáneamente consumo energético, temperatura operativa y utilización de LUTs.

Desde una perspectiva más amplia, los hallazgos permiten afirmar que la síntesis automática de circuitos digitales está evolucionando hacia modelos predictivos inteligentes que integran restricciones energéticas desde etapas tempranas del diseño. Esta transformación tecnológica responde al crecimiento de sectores como IoT, robótica autónoma, inteligencia artificial embebida y centros de datos de alto rendimiento, donde la eficiencia energética constituye un criterio estratégico de competitividad tecnológica.

En términos científicos, esta investigación amplía el conocimiento existente al demostrar cuantitativamente cómo las técnicas modernas de síntesis automatizada generan mejoras significativas frente a modelos convencionales. Además, refuerza la necesidad de continuar desarrollando herramientas EDA inteligentes capaces de equilibrar rendimiento computacional, consumo energético y sostenibilidad operativa en futuras arquitecturas digitales.

Conclusiones

Los resultados demostraron que la síntesis automática de circuitos digitales con restricciones de potencia constituye una alternativa altamente eficiente frente a los métodos tradicionales de diseño, debido a que los modelos basados en inteligencia artificial lograron reducir el consumo energético en **41.38 %**, además de disminuir la temperatura operativa y optimizar el uso de recursos lógicos. Este comportamiento confirma que la automatización inteligente mejora simultáneamente el rendimiento técnico y la sostenibilidad energética de las arquitecturas digitales modernas.

Asimismo, el análisis estadístico permitió identificar que la frecuencia operativa, el número de compuertas y el voltaje de alimentación representan los factores con mayor incidencia sobre el consumo energético total de los circuitos sintetizados. La fuerte correlación entre utilización de LUTs y potencia dinámica evidenció que el sobredimensionamiento estructural continúa siendo una de las principales limitaciones dentro del diseño digital, por lo que la optimización temprana de recursos resulta determinante para mejorar la eficiencia del hardware.

Finalmente, se estableció que la evolución de la síntesis automática está orientándose hacia herramientas predictivas más avanzadas capaces de integrar restricciones energéticas desde las primeras etapas del diseño electrónico. Esta tendencia fortalece el desarrollo de soluciones aplicables en sistemas embebidos, dispositivos IoT, robótica autónoma y centros de procesamiento de datos, donde se requiere alto desempeño computacional con menores niveles de consumo energético y mayor sostenibilidad operativa.

Referencias bibliográficas

Amézquita, N., Gómez, J., & Rincón, A. (2023). Preliminary approach for UAV-based multi-sensor platforms directed to low energy consumption. *Ingeniería*, 28(3).

Cabrera, A., Leyva, J., & Hernández, R. (2021). Módulo de inferencia difuso con base de conocimientos implementado en VHDL. *Revista de Ingeniería Electrónica, Automática y Comunicaciones*, 42(2), 34–45.

Enríquez, L., Pérez, M., & Hernández, J. (2023). Implementación y evaluación de la eficiencia del algoritmo CORDIC en FPGA. *Pädi Boletín Científico de Ciencias Básicas e Ingenierías del ICBI*, 11(Especial 4). <https://doi.org/10.29057/icbi.v11iEspecial4.11385>

García, C., Bermúdez, C., Tlelo, E., & Campos, E. (2023). FPGA implementation of a chaotic map with no fixed point. *Electronics*, 12(2), 444. <https://doi.org/10.3390/electronics12020444>

Guerra, Y., Ramírez, A., Hernández, A., & Rojas, N. (2022). Implementación hardware software de un sistema de estimación de DOA con súper resolución. *Revista de Ingeniería Electrónica, Automática y Comunicaciones*, 43(1), e2202.

Hernández, R., Fernández, C., & Baptista, P. (2022). *Metodología de la investigación* (7.^a ed.). McGraw-Hill.

Kumar, S., Singh, R., & Patel, M. (2023). Power-aware design techniques for FPGA-based systems. *Microelectronics Journal*, 130, 105350.

Li, H., Zhang, Y., & Chen, X. (2022). Machine learning-based power estimation in digital circuits. *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, 41(8), 2456–2467.

Lin, J., Wang, Z., & Liu, Y. (2022). Early-stage power prediction for high-level synthesis design. *ACM Transactions on Design Automation of Electronic Systems*, 27(3), 1–21.

Martínez, J., & Gómez, L. (2021). Automatización del diseño digital y eficiencia energética en sistemas VLSI modernos. *Ingeniería y Tecnología Electrónica*, 11(4), 112–129.

Muñoz, P., Ramírez, C., & Gómez, L. (2023). Implementación en hardware para la medición de variables físicas mediante FPGA. *Sapientia*, 15(2).

Pasandi, M., Venkatesan, R., & Prasanna, V. (2021). Approximate logic synthesis for energy-efficient computing. *IEEE Transactions on Very Large Scale Integration Systems*, 29(5), 901–914.

Pérez, R., Molina, J., & Herrera, S. (2023). Inteligencia artificial aplicada a herramientas EDA para optimización energética en circuitos digitales. *Revista Latinoamericana de Microelectrónica*, 9(1), 33–49.

Rodríguez, C., & Herrera, P. (2022). Algoritmos metaheurísticos aplicados al diseño automático de FPGA de bajo consumo energético. *Revista Científica de Sistemas Digitales*, 7(2), 58–74.

Roy, K., Mukhopadhyay, S., & Mahmoodi, M. (2022). Leakage current mechanisms and techniques for low-power VLSI design. *Proceedings of the IEEE*, 110(2), 184–206.

Sánchez, D., Morales, F., & Ruiz, T. (2022). Desarrollo de hardware eficiente en América Latina: tendencias en diseño automatizado de circuitos. *Revista Tecnológica Latinoamericana*, 16(1), 91–108.

Sandoval, J., Herrera, J., Laguna, G., & Álvarez, J. (2023). Análisis numérico de atan2() para sistemas embebidos. *Computación y Sistemas*, 27(1), 79–93.

Sarramone, L., Vázquez, M., & Leiva, L. (2022). Implementación eficiente de controladores difusos en FPGA basados en síntesis de alto nivel. *Elektron*, 6(1), 20–28.

Wang, Z., Zhang, X., & Lee, D. (2021). Power optimization techniques in nanoscale CMOS circuits. *IEEE Access*, 9, 112345–112360.

Yang, S., Kim, H., & Park, J. (2022). FPGA resource utilization and power consumption correlation analysis. *Microprocessors and Microsystems*, 90, 104485.

Zhang, Y., Liu, Q., & Zhao, H. (2021). Multi-objective optimization in digital circuit design. *Integration, the VLSI Journal*, 78, 45–60.

Conflicto de intereses:

Los autores declaran que no existe conflicto de interés